文献
J-GLOBAL ID:200902104224031469   整理番号:94A0593117

LUT(ルックアップテーブル)に基づくFPGAテクノロジーマッピングにおける面積/深さのトレードオフ

On Area/Depth Trade-Off in LUT-Based FPGA Technology Mapping.
著者 (2件):
資料名:
巻:号:ページ: 137-148  発行年: 1994年06月 
JST資料番号: W0516A  ISSN: 1063-8210  CODEN: ITCOB4  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
深さの最適化マッピング解から出発し深さ緩和操作と面積最小化マ...
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,...
   続きはJDreamIII(有料)にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=94A0593117&from=J-GLOBAL&jstjournalNo=W0516A") }}
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
集積回路一般 

前のページに戻る