COMPACTEST 組合せ回路に対するコンパクトなテストセットを生成する方法

POMERANZ I; REDDY L N; REDDY S M

文献

J-GLOBAL ID：200902106618069154 整理番号：93A0884181

COMPACTEST 組合せ回路に対するコンパクトなテストセットを生成する方法

COMPACTEST: A Method to Generate Compact Test Sets for Combinational Circuits.

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=93A0884181&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=93A0884181&from=J-GLOBAL&jstjournalNo=B0142C") }}

著者 (3件)： , ,
資料名：
巻： 12 号： 7 ページ： 1040-1049 発行年： 1993年07月
JST資料番号： B0142C ISSN： 0278-0070 CODEN： ITCSDI 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

組合せ論理回路での単一縮退故障を検出する小さなテストセットを...

,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=93A0884181&from=J-GLOBAL&jstjournalNo=B0142C") }}

論理回路 , 固体デバイス計測・試験・信頼性

前のページに戻る