文献

J-GLOBAL ID：200902109653570876   整理番号：93A0630521

多段NANDゲート回路の一設計法

An Algorithm for Finding a Minimal Multi-Level NAND Network.

著者 (3件)： 松田秀雄 (富山大 工) ,  宮腰隆 (富山大 工) ,  畠山豊正 (富山大 工)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 93  号： 55(DA-67)  ページ： 39-46  発行年： 1993年06月25日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 多段NANDゲート回路を近似的に生成する方法を提案する。真理...

シソーラス用語： CAD【計算機】 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=93A0630521&from=J-GLOBAL&jstjournalNo=Z0031B") }}

分類 (1件)： 論理回路  (NC05070B)

タイトルに関連する用語 (3件)： 多段 ,  NANDゲート ,  設計法