文献

J-GLOBAL ID：200902111580988430   整理番号：95A0871607

ハードウエア/ソフトウェアの機能分割過程における逐次的ハードウェア推定

Incremental Hardware Estimation During Hardware/Software Functional Partitioning.

著者 (2件)： VAHID F (Univ. California, CA, USA) ,  GAJSKI D D (Univ. California, CA, USA)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 3  号： 3  ページ： 459-464  発行年： 1995年09月 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 埋め込みシステム設計での反復的な最適機能分割手法において,ハ...

シソーラス用語： マイクロプロセッサ ,...
準シソーラス用語： 計算の複雑さ

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=95A0871607&from=J-GLOBAL&jstjournalNo=W0516A") }}

分類 (1件)： 汎用演算制御装置  (JC04020N)

タイトルに関連する用語 (6件)： ハードウエア ,  ソフトウェア ,  過程 ,  逐次 ,  ハードウェア ,  推定