文献
J-GLOBAL ID:200902112316937467   整理番号:93A0623177

フラッシュEEPROMにおけるスピードを最適化するアレイアーキテクチャ

Speed optimised array architecture for flash EEPROMs.
著者 (1件):
資料名:
巻: 140  号:ページ: 177-181  発行年: 1993年06月 
JST資料番号: A0160B  ISSN: 0143-7089  CODEN: IPGSEB  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: イギリス (GBR)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
スプリットゲートフラッシュEEPROMメモリアレイにおける,...
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,...
   続きはJDreamIII(有料)にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=93A0623177&from=J-GLOBAL&jstjournalNo=A0160B") }}
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  記憶装置 

前のページに戻る