文献

J-GLOBAL ID：200902113677373297   整理番号：00A0340797

高速CMOSクロックバッファにおけるパルス幅制御ループ

Pulsewidth Control Loop in High-Speed CMOS Clock Buffers.

著者 (2件)： MU F (SwitchCore, Lund, SWE) ,  SVENSSON C (Linkoeping Univ., Linkoeping, SWE)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 35  号： 2  ページ： 134-141  発行年： 2000年02月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS応用分野で最高速回路を実現するには,クロックドライバ...

シソーラス用語： *同期回路 ,...
準シソーラス用語： クロックバッファ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0340797&from=J-GLOBAL&jstjournalNo=B0761A") }}

分類 (2件)： その他の電子回路  (NC05090X) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： CMOS ,  クロック ,  バッファ ,  パルス幅 ,  制御ループ