文献
J-GLOBAL ID：200902114408349475   整理番号：97A0062088

Memory Hierarchy Synthesis of a Multimedia Embedded Processor.

著者 (3件)：
FU S T

FU S T について

(Stanford Univ., CA)

Stanford Univ., CA について

, 
ZUCKER D F

ZUCKER D F について

(Stanford Univ., CA)

Stanford Univ., CA について

, 
FLYNN M J

FLYNN M J について

(Stanford Univ., CA)

Stanford Univ., CA について


資料名：
Proceedings. IEEE International Conference on Computer Design: VLSI in Computers & Processors  (Proceedings. IEEE International Conference on Computer Design: VLSI in Computers & Processors)

Proceedings. IEEE International Conference on Computer Design: VLSI in Computers & Processors について


巻： 1996  ページ： 176-184  発行年： 1996年 
JST資料番号： D0858B  ISSN： 1063-6404  資料種別： 会議録 (C)
発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

前のページに戻る

TOP

BOTTOM