文献

J-GLOBAL ID：200902114484632011   整理番号：99A0995114

VADE 仮想組立設計環境

VADE: A virtual assembly design environment.

著者 (6件)： JAYARAM S (Washington State Univ., WA, USA) ,  JAYARAM U (Washington State Univ., WA, USA) ,  WANG Y (Washington State Univ., WA, USA) ,  TIRUMALI H (Washington State Univ., WA, USA) ,  LYONS K (National Inst. Standards and Technol.) ,  HART P (National Inst. Standards and Technol.)
資料名： IEEE Computer Graphics and Applications  (IEEE Computer Graphics and Applications)
巻： 19  号： 6  ページ： 44-50  発行年： 1999年11月 
JST資料番号： E0996A  ISSN： 0272-1716  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 仮想組立設計環境(VADE)は,1995年に国家標準技術協会...

シソーラス用語： *CAM【生産】 ,...
準シソーラス用語： *仮想現実感

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0995114&from=J-GLOBAL&jstjournalNo=E0996A") }}

分類 (2件)： CAD,CAM  (JE10000A) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： 仮想組立 ,  設計 ,  環境