LSIの評価と解析技術  ロジックLSIの故障・不良解析技術  電子ビームテスタを用いたロジックLSIの自動故障箇所トレース法

和田慎一; 中村豊一

文献

J-GLOBAL ID：200902114671708552 整理番号：98A0482379

LSIの評価と解析技術ロジックLSIの故障・不良解析技術電子ビームテスタを用いたロジックLSIの自動故障箇所トレース法

LSI Evaluation and Analysis Technology. Logic LSI Failure Analysis Technology. Automatic Fault Tracing Method with Electron Beam Tester for Logic LSIs.

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=98A0482379&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0482379&from=J-GLOBAL&jstjournalNo=G0475B") }}

著者 (2件)： ,
資料名：
巻： 50 号： 6 ページ： 21-31 発行年： 1997年07月
JST資料番号： G0475B ISSN： 0285-4139 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：日本語 (JA)

故障したロジックLSIの故障発生箇所を特定するためには電子ビ...

,...
,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0482379&from=J-GLOBAL&jstjournalNo=G0475B") }}

固体デバイス計測・試験・信頼性 , 集積回路一般

, , , , , , , , ,

前のページに戻る

LSIの評価と解析技術 ロジックLSIの故障・不良解析技術 電子ビームテスタを用いたロジックLSIの自動故障箇所トレース法

LSIの評価と解析技術ロジックLSIの故障・不良解析技術電子ビームテスタを用いたロジックLSIの自動故障箇所トレース法