文献

J-GLOBAL ID：200902116270415571   整理番号：98A0874588

能動電力低減用の1V未満の三重しきい値CMOS/SIMOX回路

A Sub-1V Triple-Threshold CMOS/SIMOX Circuit for Active Power Reduction.

著者 (3件)： FUJII K (NTT System Electronics Lab., Kanagawa, JPN) ,  DOUSEKI T (NTT System Electronics Lab., Kanagawa, JPN) ,  HARADA M (NTT System Electronics Lab., Kanagawa, JPN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 41  ページ： 190-191,436  発行年： 1998年02月 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本稿の三重しきい値CMOS/SIMOX回路は,速度低下無しに...

シソーラス用語： CMOS構造 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0874588&from=J-GLOBAL&jstjournalNo=D0753A") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

タイトルに関連する用語 (5件)： 電力低減 ,  三重 ,  しきい値 ,  CMOS ,  SIMOX