文献

J-GLOBAL ID：200902116524799073   整理番号：93A0544870

500Mb/sインターフェイス用PLL設計

PLL Design for a 500MB/s Interface.

著者 (9件)： HOROWITZ M (Rambus Inc., CA) ,  CHAN A (Rambus Inc., CA) ,  COBRUNSON J (Rambus Inc., CA) ,  GASBARRO J (Rambus Inc., CA) ,  LEE T (Rambus Inc., CA) ,  LEUNG W (Rambus Inc., CA) ,  RICHARDSON W (Rambus Inc., CA) ,  THRUSH T (Rambus Inc., CA) ,  FUJII Y (Fujitsu Ltd., Kawasaki, JPN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 36  ページ： 160-161,282  発行年： 1993年02月 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 0.8μmルールによる4.5Mb DRAMの脇に500×25...

シソーラス用語： 位相同期ループ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=93A0544870&from=J-GLOBAL&jstjournalNo=D0753A") }}

分類 (1件)： 発振回路  (NC05020Y)

タイトルに関連する用語 (3件)： インターフェイス ,  PLL ,  設計