文献

J-GLOBAL ID：200902119782941045   整理番号：99A0419999

25nmチャネル長世代におけるダブルゲート,接地平面と単一ゲート超薄SOI MOSFETのためのデバイス設計考察

Device Design Considerations for Double-Gate, Ground-Plane, and Single-Gated Ultra-Thin SOI MOSFET’s at the 25nm Channel Length Generation.

著者 (3件)： WONG H-S P (IBM T.J. Watson Res. Center, New York, USA) ,  FRANK D J (IBM T.J. Watson Res. Center, New York, USA) ,  SOLOMON P M (IBM T.J. Watson Res. Center, New York, USA)
資料名： Technical Digest. International Electron Devices Meeting  (Technical Digest. International Electron Devices Meeting)
巻： 1998  ページ： 407-410  発行年： 1998年 
JST資料番号： C0829B  ISSN： 0163-1918  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 25nmチャネル長世代でデバイス設計のシミュレーションベース...

シソーラス用語： *SOI構造 ,...
準シソーラス用語： チャネル長 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0419999&from=J-GLOBAL&jstjournalNo=C0829B") }}

分類 (3件)： 固体デバイス製造技術一般  (NC03030V) ,  金属-絶縁体-半導体構造  (BM03085X) ,  計算機シミュレーション  (JE11000H)

タイトルに関連する用語 (8件)： チャネル長 ,  世代 ,  ダブルゲート ,  接地 ,  ゲート ,  SOI ,  MOSFET ,  デバイス設計