文献

J-GLOBAL ID：200902123356423018   整理番号：98A0874630

2.7ns,0.25μmCMOS54×54ビット乗算器

A 2.7ns 0.25μm CMOS 54×54b Multiplier.

著者 (9件)： HAGIHARA Y (NEC Corp., JPN) ,  INUI S (NEC Corp., JPN) ,  YOSHIKAWA A (NEC Corp., JPN) ,  NAKAZATO S (NEC Corp., JPN) ,  IRIKI S (NEC Corp., JPN) ,  IKEDA R (NEC Corp., JPN) ,  INABA T (NEC Corp., JPN) ,  KAGAMIHARA M (NEC Corp., JPN) ,  YAMASHINA M (NEC Corp., JPN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 41  ページ： 296-297,449  発行年： 1998年02月 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 400MHzダブルステージ・パイプラインFPUをサポートし,...

シソーラス用語： *乗算器 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0874630&from=J-GLOBAL&jstjournalNo=D0753A") }}

分類 (1件)： 専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (1件)： 乗算器