文献
J-GLOBAL ID:200902123356423018   整理番号:98A0874630

2.7ns,0.25μmCMOS54×54ビット乗算器

A 2.7ns 0.25μm CMOS 54×54b Multiplier.
著者 (9件):
資料名:
巻: 41  ページ: 296-297,449  発行年: 1998年02月 
JST資料番号: D0753A  ISSN: 0193-6530  資料種別: 会議録 (C)
記事区分: 短報  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
400MHzダブルステージ・パイプラインFPUをサポートし,...
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,...
   続きはJDreamIII(有料)にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0874630&from=J-GLOBAL&jstjournalNo=D0753A") }}
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
専用演算制御装置 
タイトルに関連する用語 (1件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る