文献

J-GLOBAL ID：200902125022245383   整理番号：96A0819021

多段バレルシフタに基づく高並列剰余数演算回路の設計

Design of Highly Parallel Residue Arithmetic VLSI Based on a Multiple-Stage Shifting Network.

著者 (2件)： 島袋勝彦 (琉球大 工) ,  ZUKERAN C (琉球大 工)
資料名： 電子情報通信学会大会講演論文集  (電子情報通信学会ソサイエティ大会講演論文集)
巻： 1996  号： Society C2  ページ： 166  発行年： 1996年09月 
JST資料番号： G0508A  ISSN： 1349-1369  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 通常の2進重み数系と異なり,桁上げ伝搬がなくモジュラスごとに...

シソーラス用語： *並列演算 ,...
準シソーラス用語： バレルシフタ

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0819021&from=J-GLOBAL&jstjournalNo=G0508A") }}

分類 (1件)： 専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (4件)： 多段 ,  剰余数 ,  演算回路 ,  設計