文献

J-GLOBAL ID：200902127662001823   整理番号：96A0797177

プリチャージされたパス・トランジスタ・ロジックを用いた4.3ns,0.3μm,CMOS54×54ビット乗算器

SP 22.6: A 4.3ns 0.3μm CMOS 54×54b Multiplier Using Precharged Pass-Transistor Logic.

著者 (4件)： HANAWA M (Hitachi, Ltd.) ,  KANEKO K (Hitachi, Ltd.) ,  KAWASHIMO T (Hitachi, Ltd.) ,  MARUYAMA H (Hitachi ULSI Engineering Co., Tokyo, JPN)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 39  ページ： 364-365,474  発行年： 1996年02月 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 400MHz3段パイプランでIEEE倍精度乗算演算能力を持つ...

シソーラス用語： マイクロプロセッサ ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0797177&from=J-GLOBAL&jstjournalNo=D0753A") }}

分類 (1件)： 汎用演算制御装置  (JC04020N)

タイトルに関連する用語 (5件)： プリチャージ ,  パス ,  トランジスタ ,  ロジック ,  乗算器