文献

J-GLOBAL ID：200902138511605427   整理番号：97A0372178

アナログHDLによる混合信号のトップダウン設計法

Top-Down Design Methodology of Mixed Signal with Analog-HDL.

著者 (2件)： WADA A (SANYO Electric Co., Ltd., Gifu-ken, JPN) ,  TANI K (SANYO Electric Co., Ltd., Gifu-ken, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E80-A  号： 3  ページ： 441-446  発行年： 1997年03月 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： LSI設計期間の短縮を計るには設計の早期段階でディジタル/ア...

シソーラス用語： VHDL ,...
準シソーラス用語： アナログHDL

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0372178&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (1件)： 集積回路一般  (NC03161C)

引用文献 (6件)：

• TSUKADA, k. Top down design method with A/Dmix simulator. IEICE Technical Report. 1995
• BARDY, J. How to use an AHDL to improve design productivity. Materials at Seminar of Cadence. 1995
• LIN, E. W. Y. Analog system verification in the presence of parasitics using behavioral simulation. 30th DAC proceedings 1993. 159-163
• SALEH, R. A. Analog hardware description languages. CICC. 1994, 349-356
• MATSURA, T. A 95 mW 10b 15 MHz low-power 3V CMOS ADC usine analog double-sampled pilelining scheme. Symposium on VLSI Circuits Digest of Techni-cal Papers. 1992, 98-99

タイトルに関連する用語 (5件)： アナログ ,  HDL ,  混合信号 ,  トップダウン ,  設計法