文献

J-GLOBAL ID：200902140685466250   整理番号：02A0958967

高性能低スタンドバイ応用のための選択的多しきい値技術

Selective Multi-Threshold Technique for High-Performance and Low-Standby Applications.

著者 (5件)： USAMI K (Toshiba Corp. Semiconductor Co., Kawasaki-shi, JPN) ,  KAWABE N (Toshiba Corp. Semiconductor Co., Kawasaki-shi, JPN) ,  KOIZUMI M (Toshiba Corp. Semiconductor Co., Kawasaki-shi, JPN) ,  SETA K (Toshiba Corp. Semiconductor Co., Kawasaki-shi, JPN) ,  FURUSAWA T (Toshiba Microelectronics Corp., Kawasaki-shi, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E85-A  号： 12  ページ： 2667-2673  発行年： 2002年12月01日 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 理想的にはCMOS回路の静的な消費電力はゼロに等しい。PMO...

シソーラス用語： CMOS構造 ,...
準シソーラス用語： *DSP【プロセッサ】

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=02A0958967&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (1件)： 専用演算制御装置  (JC04030Y)

引用文献 (13件)：

• FARAG, E. Mixed Signal VLSI Wireless Design. 1999, 1-17
• RABAEY, J. Low Power Design Methodologies. 1996
• RABAEY, J. Digital Integrated Circuits : A Design Perspective. 1996
• ROY, K. Low-Power CMOS VLSI Circuit Design. 2000, 214-222
• INUKAI, T. Boosted gate MOS(BGMOS) : Device/circuit cooperation scheme to achieve leakage-free giga-scale integration. IEEE Custom Integrated Circuits Conference(CICC-00). 2000, 409-412

タイトルに関連する用語 (3件)： スタンドバイ ,  応用 ,  しきい値