文献

J-GLOBAL ID：200902148494041943   整理番号：02A0659985

パイプライン型アナログ/デジタル変換器のキャパシタ不整合のデジタル補正方法

A Digital Calibration Technique of Capacitor Mismatch for Pipelined Analog-to-Digital Converters.

著者 (3件)： FURUTA M (Shizuoka Univ., Hamamatsu-shi, JPN) ,  KAWAHITO S (Shizuoka Univ., Hamamatsu-shi, JPN) ,  MIYAZAKI D (Shizuoka Univ., Hamamatsu-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E85-C  号： 8  ページ： 1562-1568  発行年： 2002年08月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： パイプライン型アナログ/デジタル変換器(ADC)のキャパシタ...

シソーラス用語： *AD変換 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=02A0659985&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (1件)： AD・DA変換回路  (NC05080M)

引用文献 (7件)：

• SUMANEN, L. A 10-bit 200-MS/s CMOS parallel pipelined A/D converter. IEEE J. Solid-State Circuits. 2001, 36, 7, 1048-1055
• LIN, Y. -M. A 13-b 2.5-MHz self-calibrated pipelined A/D converter in 3μm CMOS. IEEE J. Solid-State Circuits. 1991, 26, 4, 628-636
• DE WIT, M. A low-power 12-b analog-to-digital converter with on-chip precision trimming. IEEE J. Solid-State Circuits. 1993, 28, 4, 455-461
• FU, D. A digital background calibration technique for time-interleaved analog-to-digital converters. IEEE J. Solid-State Circuits. 1998, 33, 12, 1904-1911
• OPRIS, I. E. A single-ended 12bit 20Msample/s self-calibrating pipelined A/D converter. IEEE J. Solid-State Circuits. 1998, 33, 12, 1898-1903

タイトルに関連する用語 (6件)： パイプライン ,  アナログ ,  デジタル ,  変換器 ,  キャパシタ ,  不整合