文献

J-GLOBAL ID：200902153644680650   整理番号：01A0257543

FinFET 20nmまで微細化できる自己整合二重ゲートMOSFET

FinFET. A Self-Aligned Double-Gate MOSFET Scalable to 20nm.

著者 (9件)： HISAMOTO D (Hitachi Ltd., Tokyo) ,  LEE W-C (Univ. California, CA, USA) ,  KEDZIERSKI J (Univ. California, CA, USA) ,  TAKEUCHI H (Univ. California, CA, USA) ,  ASANO K (Univ. California, CA, USA) ,  KUO C (Univ. California, CA, USA) ,  ANDERSON E (Lawrence Berkeley National Lab., CA, USA) ,  KING T-J (Univ. California, CA, USA) ,  HU C (Univ. California, CA, USA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 47  号： 12  ページ： 2320-2325  発行年： 2000年12月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ゲート長を17nmまで微細化したMOSFETについて報告する...

シソーラス用語： *MOSFET ,...
準シソーラス用語： SiGe ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0257543&from=J-GLOBAL&jstjournalNo=C0222A") }}

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： FinFET ,  微細化 ,  自己整合 ,  二重ゲート ,  MOSFET