文献

J-GLOBAL ID：200902156778913684   整理番号：94A0314054

P⁺多結晶Si-Geゲート電極を用いた,完全空乏SOI(シリコン・オン・インシュレータ)による対称性CMOS

Symmetric CMOS in Fully-Depleted Silicon-on-Insulator Using P⁺-Polycrystalline Si-Ge Gate Electrodes.

著者 (2件)： KISTLER N (Univ. California, CA) ,  WOO J (Univ. California, CA)
資料名： Technical Digest. International Electron Devices Meeting  (Technical Digest. International Electron Devices Meeting)
巻： 1993  ページ： 727-730  発行年： 1993年 
JST資料番号： C0829B  ISSN： 0163-1918  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 薄いチャネル・ドーピングを有する標記SOIに基づいて,多結晶...

シソーラス用語： SOI構造 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=94A0314054&from=J-GLOBAL&jstjournalNo=C0829B") }}

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： 多結晶Si ,  Ge ,  ゲート電極 ,  SOI ,  シリコン・オン・インシュレータ ,  対称性 ,  CMOS