文献

J-GLOBAL ID：200902164336934227   整理番号：95A0453064

150MIPS/W組み込み用CMOS RISCプロセッサ

A 150MIPS/W CMOS RISC Processor for PDA Applications.

著者 (8件)： 永松正人 (東芝) ,  馬淵謙 (東芝) ,  宮森高 (東芝) ,  村上博昭 (東芝) ,  大田黒幸雄 (東芝) ,  後藤治隆 (東芝) ,  内海透 (東芝) ,  照山竜生 (東芝)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 95  号： 22(FTS95 1-10)  ページ： 9-16  発行年： 1995年04月27日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： PDA向け32bit組み込み用CMOSマイクロプロセッサを開...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=95A0453064&from=J-GLOBAL&jstjournalNo=S0532B") }}

引用文献 (2件)：

• SATO, T. Power and Performance Simulation : ESP snd its Application for 100 MIPS/W Class RISC Design. IEEE Symposium on Low Power Electronics, Sept., 1994. 1994
• FARQUHAR. The MIPS Programmer's Handbook

タイトルに関連する用語 (4件)： 組み込み ,  CMOS ,  RISC ,  プロセッサ