文献

J-GLOBAL ID：200902167179282520   整理番号：94A0200228

MOS抵抗を用いた4象限乗算形低電圧CMOS-OTAの提案

Proposal of a 4-quadrant multiplier low-voltage CMOS-OTA using MOS resistance.

著者 (3件)： 高井伸和 (東京理大 理工) ,  兵庫明 (東京理大 理工) ,  関根慶太郎 (東京理大 理工)
資料名： 電気学会電子回路研究会資料  (電気学会研究会資料)
巻： ECT-94  号： 6-12  ページ： 33-40  発行年： 1994年01月20日 
JST資料番号： X0578A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： MOSFETの抵抗領域の特性を利用して広い線形入力範囲を有し...

シソーラス用語： CMOS構造 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=94A0200228&from=J-GLOBAL&jstjournalNo=X0578A") }}

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (6件)： MOS ,  乗算 ,  低電圧 ,  CMOS ,  OTA ,  提案