文献

J-GLOBAL ID：200902182499825482   整理番号：00A0135089

電子機器・LSI設計CAD 論理等価性検証システム ASSURE

Fujitsu’s CAD Systems. Logic Equivalence Verification System: ASSURE.

著者 (2件)： 金持知己 (米国富士通研) ,  高山浩一郎 (米国富士通研)
資料名： Fujitsu  (Fujitsu)
巻： 50  号： 6  ページ： 351-356  発行年： 1999年11月10日 
JST資料番号： F0397A  ISSN： 0016-2515  CODEN： FUJTA  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,米国富士通研究所(FLA)で開発した,二つの回路の...

シソーラス用語： *検証 ,...
準シソーラス用語： BDD【グラフ】 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0135089&from=J-GLOBAL&jstjournalNo=F0397A") }}

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： 電子機器 ,  LSI設計 ,  CAD ,  論理 ,  等価性 ,  検証