文献

J-GLOBAL ID：200902183212554544   整理番号：96A0681763

並列処理 順序付きマルチスレッド実行モデルの提案とその評価

Parallel Processing. Ordered Multithreaded-Execution Model: The Proposal and Evaluation.

著者 (4件)： 本村真人 (NEC マイクロエレクトロニクス研) ,  井上俊明 (NEC マイクロエレクトロニクス研) ,  鳥居淳 (日本電気 C&C研) ,  小長谷明彦 (日本電気 C&C研)
資料名： 情報処理学会論文誌  (IPSJ Journal)
巻： 37  号： 7  ページ： 1355-1366  発行年： 1996年07月 
JST資料番号： Z0778A  ISSN： 0387-5806  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 共有メモリ型の小規模並列計算機上の基本マルチスレッド技術を検...

シソーラス用語： 並列計算機 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0681763&from=J-GLOBAL&jstjournalNo=Z0778A") }}

分類 (1件)： 制御方式  (JC02030K)

引用文献 (9件)：

• WALL, D. W. Limits of Instruction-Level Parallelism. Proc. Fourth International Conference on Architectural Support for Programming Languages and Operating Systems. 1991, 176-188
• LAM, M. S. Limits of Control Flow on Parallelism. Proc. 19th Annual International Symposium on Computer Architecture. 1992, 46-57
• SAKAI, S. An Architecture of a Dataflow Single Chip Processor. Proc. 16th Annual International Symposium on Computer Architecture. 1989, 46-53
• NIKHIL, R. S. A Multithreaded Massively Parallel Architecture. Proc. 19th Annual International Symposium on Computer Architecture. 1992, 156-167
• AGARWAL, A. April: A Processor Architecture for Multiprocessing. Proc. 17th Annual International Symposium on Computer Architecture. 1990, 104-114

タイトルに関連する用語 (6件)： 並列処理 ,  順序 ,  マルチスレッド ,  モデル ,  提案 ,  評価