文献

J-GLOBAL ID：200902186246871858   整理番号：99A0008904

低電圧高性能二値しきい値CMOS回路の設計と最適化

Design and Optimization of Low Voltage High Performance Dual Threshold CMOS Circuits.

著者 (5件)： WEI L (Purdue Univ., IN) ,  CHEN Z (Purdue Univ., IN) ,  JOHNSON M (Purdue Univ., IN) ,  ROY K (Purdue Univ., IN) ,  DE V (Intel Corp., OR)
資料名： Proceedings of the Design Automation Conference  (Proceedings of the Design Automation Conference)
巻： 35th  ページ： 489-494  発行年： 1998年 
JST資料番号： D0553A  ISSN： 0738-100X  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 携帯及び無線機器には低消費電力化が一層重要になってきた。非臨...

シソーラス用語： *CMOS構造 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0008904&from=J-GLOBAL&jstjournalNo=D0553A") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  移動通信  (ND08030H)

タイトルに関連する用語 (7件)： 低電圧 ,  高性能 ,  二値 ,  しきい値 ,  CMOS回路 ,  設計 ,  最適化