文献

J-GLOBAL ID：200902187742325754   整理番号：97A0015416

配線スケーリング 高性能ULSIの現実的制限

Interconnect Scaling-The Real Limiter to High Performance ULSI.

著者 (1件)： BOHR M T (Intel Corp., OR, USA)
資料名： Technical Digest. International Electron Devices Meeting  (Technical Digest. International Electron Devices Meeting)
巻： 1995  ページ： 241-244  発行年： 1995年 
JST資料番号： C0829B  ISSN： 0163-1918  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 配線スケーリングのULSI性能に及ぼす影響を論じ,新しい配線...

シソーラス用語： 超LSI ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0015416&from=J-GLOBAL&jstjournalNo=C0829B") }}

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： スケーリング ,  高性能 ,  ULSI ,  制限