文献

J-GLOBAL ID：200902192552325085   整理番号：96A0576039

FPGAとCPLDのアーキテクチャ そのチュートリアル

FPGA and CPLD Architectures: A Tutorial.

著者 (2件)： BROWN S (Univ. Toronto) ,  ROSE J (Univ. Toronto)
資料名： IEEE Design & Test of Computers  (IEEE Design & Test of Computers)
巻： 13  号： 2  ページ： 42-57  発行年： 1996年 
JST資料番号： B0007C  ISSN： 0740-7475  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 市販で,高性能のフィールドプログラマブルデバイス(FPD)を...

シソーラス用語： PLD【IC】 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0576039&from=J-GLOBAL&jstjournalNo=B0007C") }}

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： FPGA ,  CPLD ,  アーキテクチャ ,  チュートリアル