文献

J-GLOBAL ID：200902192876272642   整理番号：97A0556451

中和キャパシタ装荷型マイクロストリップ電力合成回路

Microstrip Power Combiner Configuration with Neutralization Capacitors for Compensating Inductive Parasitics.

著者 (2件)： 渡辺茂 (東芝 小向工場) ,  荒井重光 (東芝 小向工場)
資料名： 電子情報通信学会論文誌 C-1  (Transactions of the Institute of Electronics, Information and Communication Engineers. C-1)
巻： 80  号： 5  ページ： 244-245  発行年： 1997年05月 
JST資料番号： S0623B  ISSN： 0915-1893  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 3端子対電力合成回路について提案する。高出力電力増幅器にはウ...

シソーラス用語： 多重装置 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0556451&from=J-GLOBAL&jstjournalNo=S0623B") }}

分類 (1件)： その他の伝送回路素子  (NC04070U)

引用文献 (3件)：

• WILKINSON, E. J. An N-way hybrid power devider. IRE Trans. Microwave Theory Tech. 1960, MTT-8, 116-118
• ARAI, S. A Q-band 1 watt 30% power-added efficiency heterojunction FET. 1995 IEEE GaAs IC Symp. Dig. 1995, 296-299
• WHEELER, H. A. Transmission-line properties of a strip on a dielectric sheet on a plane. IEEE Trans. Microwave Theory Tech. 1977, MTT-25, 8, 631-647

タイトルに関連する用語 (4件)： 中和 ,  キャパシタ ,  マイクロストリップ ,  電力合成