再結晶法による低温活性化を使用した高性能50nm物理ゲート長pMOSFET

文献

J-GLOBAL ID：200902195197422014 整理番号：00A0147159

High Performance 50-nm Physical Gate Length pMOSFETs by using Low Temperature Activation by Re-Crystallization Scheme.

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=00A0147159&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0147159&from=J-GLOBAL&jstjournalNo=A0035B") }}

著者 (3件)： , ,
資料名：
巻： 1999 ページ： 9-10 発行年： 1999年
JST資料番号： A0035B ISSN： 0743-1562 資料種別：会議録 (C)
記事区分：短報発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

アモルファス基板層の再結晶化により生じたソース/ドレインの不...

,...
,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0147159&from=J-GLOBAL&jstjournalNo=A0035B") }}

トランジスタ , 固体デバイス製造技術一般

, , , , , ,

前のページに戻る