文献

J-GLOBAL ID：200902197779394590   整理番号：96A0930519

νMOSによる多入力多数決回路の歩留まり予測

Accuracy of the νMOS Majority-Decision Gate Circuit.

著者 (3件)： 池辺将之 (北大 工) ,  雨宮好仁 (北大 工) ,  浅野琢磨 (北海道テレビ放送)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 96  号： 267(ICD96 121-134)  ページ： 79-84  発行年： 1996年09月27日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： νMOSを用いると,多入力の多数決論理回路を少数のデバイスで...

シソーラス用語： 論理回路 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0930519&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (1件)： 論理回路  (NC05070B)

引用文献 (2件)：

• SHIBATA, T. A Functional MOS Transistor Featuring Gate-Level Weighted Sum and Threshold Operations. IEEE Trans. ED. 1992, 39, 6, 1444-1445
• 池辺. νMOSによる多入力多数決回路. 信学秋期全大, 1995. 1995

タイトルに関連する用語 (4件)： MOS ,  多数決 ,  歩留まり ,  予測