文献

J-GLOBAL ID：200902199432135937   整理番号：99A0291273

基板抵抗のモデル化と,ESDストレス下のCMOS I/O回路に対する寄生デバイス結合効果の回路レベルシミュレーション

Substrate Resistance Modeling and Circuit-Level Simulation of Parasitic Device Coupling Effects for CMOS I/O Circuits under ESD Stress.

著者 (4件)： LI T (Univ. Illinois at Urbana-Champaign, IL) ,  TSAI C-H (Univ. Illinois at Urbana-Champaign, IL) ,  ROSENBAUM E (Univ. Illinois at Urbana-Champaign, IL) ,  KANG S-M (Univ. Illinois at Urbana-Champaign, IL)
資料名： Proceedings. EOS/ESD Symposium, 1998  (Proceedings. EOS/ESD Symposium, 1998)
ページ： 281-289  発行年： 1998年 
JST資料番号： K19980724  ISBN： 1-878303-91-0  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS技術では,共通Si基板を通じての相互干渉によりデバイ...

シソーラス用語： *基板 ,...
準シソーラス用語： 寄生素子

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0291273&from=J-GLOBAL&jstjournalNo=K19980724") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (6件)： モデル化 ,  ESD ,  ストレス ,  CMOS ,  寄生 ,  シミュレーション