文献

J-GLOBAL ID：200902201313153140   整理番号：09A0404772

適応ボディバイアスおよび超低電力技術を用いた45nm 3.5Gベースバンドおよびマルチメディア応用プロセッサ

A 45nm 3.5G Baseband-and-Multimedia Application Processor using Adaptive Body-Bias and Ultra-Low-Power Techniques

著者 (17件)： GAMMIE Gordon (Texas Instruments, TX) ,  WANG Alice (Texas Instruments, TX) ,  CHAU Minh (Texas Instruments, TX) ,  GURURAJARAO Sumanth (Texas Instruments, TX) ,  PITTS Robert (Texas Instruments, TX) ,  JUMEL Fabien (Texas Instruments, TX) ,  ENGEL Stacey (Texas Instruments, TX) ,  ROYANNEZ Philippe (Texas Instruments, TX) ,  LAGERQUIST Rolf (Texas Instruments, TX) ,  MAIR Hugh (Texas Instruments, TX) ,  VACCANI Jeff (Texas Instruments, TX) ,  BALDWIN Greg (Texas Instruments, TX) ,  HERAGU Keerthi (Texas Instruments, TX) ,  MANDAL Rituparna (Texas Instruments, TX) ,  CLINTON Michael (Texas Instruments, TX) ,  ARDEN Don (Texas Instruments, TX) ,  KO Uming (Texas Instruments, TX)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2008 Vol.1  ページ： 258-259,611  発行年： 2008年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 3.5Gベースバンド(HSUPA/HSDPA,WCDMA,EDGE/GPRS/GSM)およびマルチメディア(MPEG-4ビデオストリーミング,JAVA/MP3)応用のための高性能プロセッサを開発した。低電力ディジタルおよびアナログ設計プラットホームと45nm CMOSプロセス技術を用いてこのSoCでは,スプリットレールSRAMおよびROM,マルチゲート長セル,動的電圧/周波数スケーリング,適応ボディバイアス,および適応電圧スケーリングを含む電力管理アーキテクチャを使用した。いろいろな電力管理アーキテクチャの統合を詳細に検討した。このデバイスは16Mb以上のメモリ,10Mゲートのロジック,および多くのアナログIPを有し,以前の65nm技術ノードより2倍以上の面積低減,および37%の電力低減を実現した。

シソーラス用語： *ベースバンド ,  *マルチメディア ,  専用プロセッサ ,  消費電力 ,  バイアス ,  半導体プロセス ,  超LSI ,  SRAM ,  ROM【メモリ】 ,  電力管理
準シソーラス用語： CMOSプロセス ,  SOC ,  ボディバイアス ,  *信号プロセッサ ,  超低電力

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： 適応 ,  ボディバイアス ,  低電力 ,  5G ,  ベースバンド ,  マルチメディア ,  応用 ,  プロセッサ