文献

J-GLOBAL ID：200902204849494208   整理番号：09A0404766

1.9μW 4.4fJ/変換段 10b 1MS/s電荷再分配ADC

A 1.9μW 4.4fJ/Conversion-step 10b 1MS/s Charge-Redistribution ADC

著者 (9件)： VAN ELZAKKER Michiel (Univ. Twente, Enschede, NLD) ,  VAN ELZAKKER Michel (Philips Res., Eindhoven, NLD) ,  VAN TUIJL Ed (Univ. Twente, Enschede, NLD) ,  VAN TUIJL Ed (Axiom IC, Enschede, NLD) ,  GERAEDTS Paul (Univ. Twente, Enschede, NLD) ,  SCHINKEL Daniel (Univ. Twente, Enschede, NLD) ,  SCHINKEL Daniel (Axiom IC, Enschede, NLD) ,  KLUMPERINK Eric (Univ. Twente, Enschede, NLD) ,  NAUTA Bram (Univ. Twente, Enschede, NLD)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2008 Vol.1  ページ： 244-245,610  発行年： 2008年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 無線ノードにより電力供給する将来システムのためのμW範囲ADCを開発した。開発したADCでは,二値重みづけキャパシタアレイを有する電荷再分配DAC,エネルギー効率のよいダイナミック2段コンパレータ,および遅延線ベースの制御器を使用した。電荷再分配DACでは簡単なディジタルインバータを用いて低および高基準電圧間のスイッチを可能にした。この10b差動型ADCではブートストラップNMOSデバイスを用いて,コンパレータの入力である2つの同じ電荷再分配DACに差動入力電圧をサンプルした。65nm CMOSプロセスにより製作した試験チップは,1MS/sおよび1V電源での電力消費1.9μW,DNL 0.5LSBおよびINL 2.2LSBであった。また,以前のものより非常に優れている4.4fJ/変換段の性能指数を得た。

シソーラス用語： 再分布 ,  *AD変換器 ,  DA変換 ,  コンパレータ ,  遅延線 ,  制御装置 ,  電圧 ,  ブートストラップ ,  MOSFET
準シソーラス用語： ADC【信号変換】 ,  nMOSFET ,  基準電圧 ,  再分配 ,  制御器 ,  *電荷再分配

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 電荷 ,  再分配 ,  ADC