文献

J-GLOBAL ID：200902205735958278   整理番号：08A0174284

ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価

Physical design and Evaluation of MIPS R3000 processor applying Run Time Power Gating

著者 (8件)： 白井利明 (芝浦工大) ,  香嶋俊裕 (芝浦工大) ,  武田清大 (芝浦工大) ,  中田光貴 (芝浦工大) ,  宇佐美公良 (芝浦工大) ,  長谷川揚平 (慶応大) ,  関直臣 (慶応大) ,  天野英晴 (慶応大)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 2008  号： 2(SLDM-133)  ページ： 43-48  発行年： 2008年01月16日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 時間的,空間的に細かい粒度で電源遮断を行い,回路のリーク電力を低減するランタイムパワーゲーティング(RTPG)がある。4つの演算器(ALU,SHIFT,MULT,DIV)と例外処理コプロセッサにRTPGを適用したMIPS R3000プロセッサの実装設計をASPLA90nmプロセスにて行った。また,シミュレーション解析による各種性能を評価した。各ユニットの電力低減効果の損益分岐点は高温時で2~32クロックサイクルとなった。RTPG適用によるALUの遅延時間の増大は1.16~1.42倍であった。各ユニットのウェイクアップ時間は5ns以内であった。(著者抄録)

シソーラス用語： *マイクロプロセッサ ,  *コプロセッサ ,  実装設計 ,  粒度【計算機】 ,  演算器 ,  計算機シミュレーション ,  *ナノメータ加工 ,  消費電力 ,  損益分岐点 ,  時間 ,  遅れ ,  *省エネルギー技術 ,  算術論理演算ユニット ,  計算機利用 ,  利用 ,  点 ,  *節約
準シソーラス用語： *省エネルギー ,  ALU【プロセッサ】 ,  *パワーゲーティング ,  リーク電力 ,  省電力 ,  遅延時間

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  専用演算制御装置  (JC04030Y) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (4件)： MIPS ,  プロセッサ ,  実装設計 ,  評価