多機能マルチメデイアプロセッサ用コンテンツアドレス可能メモリと超並列メモリ埋込みSIMDマトリクスの集積アーキテクチャ

KUMAKI Takeshi; ISHIZAKI Masakatsu; KOIDE Tetsushi; MATTAUSCH Hans Juergen; KURODA Yasuto; GYOHTEN Takayuki; NODA Hideyuki; DOSAKA Katsumi; ARIMOTO Kazutami; SAITO Kazunori

文献

J-GLOBAL ID：200902205762292214 整理番号：08A0891736

多機能マルチメデイアプロセッサ用コンテンツアドレス可能メモリと超並列メモリ埋込みSIMDマトリクスの集積アーキテクチャ

Integration Architecture of Content Addressable Memory and Massive-Parallel Memory-Embedded SIMD Matrix for Versatile Multimedia Processor

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=08A0891736&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=08A0891736&from=J-GLOBAL&jstjournalNo=L1370A") }}

著者 (10件)： , , , , , , , , ,
資料名：
巻： E91-C 号： 9 ページ： 1409-1418 発行年： 2008年09月01日
JST資料番号： L1370A ISSN： 0916-8524 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：英語 (EN)

多機能マルチメデイアプロセッサを構成するためのコンテンツアドレス可能メモリ(CAM)と超並列メモリ埋込み単一命令多重データ(SIMD)マトリクスの集積アーキテクチャを提案した。この超並列メモリ埋込みSIMDマトリクスは,フレキシブル・スイッチング網により接続された,2,048 2ビット処理素子を有し,単一命令で2ビット 2,048方式ビット直列動作と語並列動作を可能にした。SIMDマトリクス・アーキテクチャは,マルチメデイア応用で繰返し演算動作型を処理するために優れた方法であることを確認した。提案したアーキテクチャは,CAM技術を追加使用することにより,高速パイプライン型テーブル-ルックアップ符号化動作を可能にした。演算/テーブル-ルックアップ両動作は超高速実行するため,提案した新規アーキテクチャは,効率的で多機能マルチメデイアデータ処理を実行可能である。多く使用されるJPEG画像圧縮応用例用に提案したCAM増速超並列SIMDマトリクス・プロセッサの評価結果から,従来型モバイルDSPアーキテクチャと比較して,必要クロックサイクル数を86%削減することができた。求めた性能は,M画素/mm²で,CAMなし超並列メモリ埋込みSIMDマトリクス・プロセッサと従来型モバイルDSPより各々,3.3倍と4.4倍優れていた。(翻訳著者抄録)

, , , , , , , , , , , ,
,

専用演算制御装置

引用文献 (27件)：

SHINOURA, H. Information technology illustrated broadband textbook. 2001
TEXAS INSTRUMENTS. TMS320VC5507 fixed-point digital signal processor. 2004
http://www.tij.co.jp/jsc/docs/dsps/product/c5000/c55xcore/tms320vc5509a.htm
http://www.tij.co.jp/jsc/docs/dsps/product/c6000/c64xcore/tms320c6414t.htm
REDFORD, J. Parallelizing JPEG. 2003

, , , , , , , , , ,

前のページに戻る