文献

J-GLOBAL ID：200902206127815509   整理番号：08A0288719

全ディジタルPLLにおける高精度周期比較器の導入

著者 (4件)： 牧原幸伸 (北大 大学院情報科学研究科) ,  池辺将之 (北大 大学院情報科学研究科) ,  本久順一 (北大 大学院情報科学研究科) ,  佐野栄一 (北大 大学院情報科学研究科)
資料名： 電子情報通信学会大会講演論文集  (電子情報通信学会ソサイエティ大会講演論文集)
巻： 2008  号： エレクトロニクス2  ページ： 102  発行年： 2008年03月05日 
JST資料番号： G0508A  ISSN： 1349-1369  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *位相同期ループ ,  *コンパレータ ,  回路設計 ,  CMOS構造 ,  *MOS集積回路 ,  ディジタル制御 ,  MOS構造
準シソーラス用語： PLL【信号】 ,  比較器

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： ディジタルPLL ,  周期 ,  比較器