文献

J-GLOBAL ID：200902209009896919   整理番号：05A0800244

GALS型プロセッサにおける動的命令カスケーディング

Dynamic Instruction Cascading on GALS Microprocessors

著者 (3件)： 佐々木広 (東大 先端科学技術研究セ) ,  近藤正章 (東大 先端科学技術研究セ) ,  中村宏 (東大 先端科学技術研究セ)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 2005  号： 80(ARC-164)  ページ： 67-72  発行年： 2005年08月03日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： プロセッサのチップ全体に単一のクロックを分配する難しさとコス...

シソーラス用語： *命令制御 ,...
準シソーラス用語： クロック周波数

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0800244&from=J-GLOBAL&jstjournalNo=Z0031B") }}

分類 (2件)： 制御方式  (JC02030K) ,  計算機システム開発  (JD02010R)

引用文献 (13件)：

• SEMERARO, Greg. Energy-Efficient Processor Design Using Multiple Clock Domains with Dynamic Voltage and Frequency Scaling. HPCA'02. 2002
• SEMERARO, Greg. Dynamic Frequency and Voltage Control for a Multiple Clock Domain Microarchitecture. MICRO35, 2002. 2002
• ZHU, YongKang. A High Performance, Energy Efficient GALS Processor Microarchitecture with Reduced Implementation Complexity. ISPASS-2005. 2005
• IYER, Anoop. Power Efficiency of voltage Scaling in Multiple Clock, Multiple Voltage Cores. ICCAD02. 2002
• IYER, Anoop. Power and Performance Evaluation of Globally Asynchronous Locally Synchronous Processors. ISCA02. 2002

タイトルに関連する用語 (2件)： プロセッサ ,  命令