文献

J-GLOBAL ID：200902209334847053   整理番号：03A0357908

共通鍵暗号AESの低消費電力論理回路構成法

A Logic Design Methodology of Low-power AES Cryptographic Circuits

著者 (2件)： 森岡澄夫 (日本アイ・ビー・エム 東京基礎研) ,  佐藤証 (日本アイ・ビー・エム 東京基礎研)
資料名： 情報処理学会論文誌  (IPSJ Journal)
巻： 44  号： 5  ページ： 1321-1328  発行年： 2003年05月15日 
JST資料番号： Z0778A  ISSN： 0387-5806  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 次期米国標準の128ビット共通鍵ブロック暗号AESにおいて,...

シソーラス用語： *暗号 ,...
準シソーラス用語： AES ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=03A0357908&from=J-GLOBAL&jstjournalNo=Z0778A") }}

分類 (2件)： 符号理論  (ND02030R) ,  論理回路  (NC05070B)

引用文献 (19件)：

• DAEMEN, J. AES Proposal: Rijindael. http://csrc.nist.gov/encryption/aes/rijindael/Rijindael.pdf
• National Institute of Standards and Technology (NIST). Advanced Encryption Standard (AES). FIPS Publication 197. 2001
• MORIOKA, S. A 10 Gbps Full-AES Crypto Design with a Twisted-BDD S-Box Architecture. Proc. IEEE Intl. Conf. on Computer Design 2002 (ICCD2002). 2002, 98-103
• KUO, H. Architectural Optimization for a 1.82 Gbits/sec VLSI Implementation of the AES Rijindael Algorithm. Proc. CHES2001. 2001, 53-67
• WEEKS, B. Hardware Performance Simulation of Round 2 Advacned Encryption Standard Algorithm. http://csrc.nist.gov/encryption/aes/round2/NSA-AESfinalreport.pdf

タイトルに関連する用語 (4件)： 共通鍵暗号 ,  AES ,  低消費電力 ,  論理回路