文献

J-GLOBAL ID：200902209929906436   整理番号：09A0849043

ディジタル45nm LP CMOSによる50~67GHz ESD保護電力増幅器

50-to-67GHz ESD-Protected Power Amplifiers in Digital 45nm LP CMOS

著者 (8件)： RACZKOWSKI Kuba (IMEC, Leuven, BEL) ,  RACZKOWSKI Kuba (KU Leuven, Leuven, BEL) ,  THIJS Steven (IMEC, Leuven, BEL) ,  THIJS Steven (KU Leuven, Leuven, BEL) ,  DE RAEDT Walter (IMEC, Leuven, BEL) ,  NAUWELAERS Bart (KU Leuven, Leuven, BEL) ,  WAMBACQ Piet (IMEC, Leuven, BEL) ,  WAMBACQ Piet (Vrije Universiteit Brussel, Brussels, BEL)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2009  ページ： 513-515  発行年： 2009年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近年,60GHz周辺の高データレート無線通信のCMOS技術によるPA(電力増幅器)が注目されている。45nmCMOS技術による低コスト化のため,ディジタル部とトランシーバのシングルチップ化が課題であるが,ディジタル部が複雑になること,配線が薄くなるためシート抵抗が増えてESDロバスト性が悪くなることなどが問題であった。本稿では,適切なESD保護を持つ,最先端出力の45nm 低電力(LP) CMOSミリ波通信用PAについて報告した。2個のPAは2個の共通電源段と入力,出力およびそれらの間に整合ネットワークを持つ。これらのPAをPL P1M7 45nmバルクCMOS LP技術で製作した。チップサイズは290×100μm²と430×130μm²である。ピークドレイン効率は11%と13%,ピークPAE(電力付加効率)は6.5%と7%であった。

シソーラス用語： ディジタル方式 ,  *CMOS構造 ,  電気保護 ,  静電気 ,  *電力増幅器 ,  無線伝送 ,  原価低減 ,  *ミリ波通信 ,  電力付加効率 ,  消費電力 ,  サブミクロン加工
準シソーラス用語： *ESD保護 ,  ディープサブミクロン加工 ,  低コスト化 ,  低消費電力 ,  無線通信

分類 (3件)： マイクロ波・ミリ波通信  (ND08020W) ,  増幅回路  (NC05040U) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： ディジタル ,  LP ,  CMOS ,  ESD保護 ,  電力増幅器