文献

J-GLOBAL ID：200902218826226479   整理番号：09A0148424

NANDフラッシュセルアレーのセル間干渉に対する隣接セルトランジスタの直接電界効果

Direct Field Effect of Neighboring Cell Transistor on Cell-to-Cell Interference of NAND Flash Cell Arrays

著者 (4件)： PARK Mincheol (Samsung Electronics Co., Ltd., Hwasung, KOR) ,  KIM Keonsoo (Samsung Electronics Co., Ltd., Hwasung, KOR) ,  PARK Jong-Ho (Samsung Electronics Co., Ltd., Hwasung, KOR) ,  CHOI Jeong-Hyuck (Samsung Electronics Co., Ltd., Hwasung, KOR)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 30  号： 2  ページ： 174-177  発行年： 2009年02月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： セルトランジスタサイズの縮小に伴い多層セル(MLC)NANDフラッシュメモリのV_THを狭い分布に抑えるのが困難になる。セルサイズが50nm以下では,近接セルトランジスタの直接電界効果が顕著になりセル間干渉による大きなV_THシフトを惹き起こす。NANDフラッシュメモリに,隣接セルトランジスタのセル間干渉による直接電界効果の概念を取り入れた。従来の寄生容量結合効果が浮遊ゲート電圧だけを変える方法に対して,直接電界効果はセルV_THを本質的に変化させ大きなV_THシフトをもたらす。V_THシフトはチャネルエッジへのボロン偏析のためワード線方向(x方向)が大きい。45nm MLC NANDフラッシュセルアレーを三次元TCADシミュレーションした結果,従来の容量結合効果によれば0.28VのV_THシフトだが,直接電界効果法では0.67VのV_THシフトであった。

シソーラス用語： *フラッシュメモリ ,  電磁干渉 ,  記憶素子 ,  *電場効果 ,  電圧 ,  CAD【計算機】 ,  シミュレーション ,  近接効果
準シソーラス用語： TCAD ,  *セル間干渉 ,  閾値電圧

分類 (2件)： トランジスタ  (NC03070N) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： NANDフラッシュ ,  セルアレー ,  セル間干渉 ,  隣接セル ,  トランジスタ ,  電界効果