画像処理用の再構成可能ハードウェアに関する加速行列積

BENSAALI F.; AMIRA A.; BOURIDANE A.

文献

J-GLOBAL ID：200902220942287617 整理番号：05A0711531

画像処理用の再構成可能ハードウェアに関する加速行列積

Accelerating matrix product on reconfigurable hardware for image processing applications

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=05A0711531&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0711531&from=J-GLOBAL&jstjournalNo=A0160B") }}

著者 (3件)： , ,
資料名：
巻： 152 号： 3 ページ： 236-246 発行年： 2005年06月
JST資料番号： A0160B ISSN： 1350-2409 CODEN： ICDSE7 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：イギリス (GBR) 言語：英語 (EN)

多くの映像の行列積の重要性と使用により,FPGA実現のために...

,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0711531&from=J-GLOBAL&jstjournalNo=A0160B") }}

図形・画像処理一般 , 論理回路

, , ,

前のページに戻る