文献

J-GLOBAL ID：200902221075488341   整理番号：08A0210622

Virtex-5 FPGAにおける電力最適化のためのCAD技術

CAD Techniques for Power Optimization in Virtex-5 FPGAs

著者 (4件)： GUPTA Subodh (Xilinx, Inc., CA, USA) ,  ANDERSON Jason (Xilinx, Inc., ON, CAN) ,  FARRAGHER Linda (Xilinx, Inc., ON, CAN) ,  WANG Qiang (Xilinx, Inc., CA, USA)
資料名： Proceedings of the IEEE Custom Integrated Circuits Conference  (Proceedings of the IEEE Custom Integrated Circuits Conference)
巻： 2007 Vol.1  ページ： 85-88  発行年： 2007年 
JST資料番号： H0843A  ISSN： 0886-5930  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近のFPGAは,速度と面積効率を大幅に改善し,FPGAとASIC間のギャップをなくし,ディジタル回路実現のための選択プラットホームになっている。現在,FPGAの供給者と利用者にとって電力消費が重要な問題になっている。その鍵は,パッケージングと冷却コスト低減,デバイス信頼性改善とモバイルエレクトロニクスのような新しい市場の開発である。本稿では,FPGAにおけるダイナミック電力消費を検討し,ダイナミック電力消費の低減のためのCAD技術を提供した。電力アウエア配置,ルーチングおよび新しいポストルーチング変換で構成した。提案した技法は,Xilinx Vertex^TM-5 FPGAにて実現したた。工業設計にて,電力消費を最適化するのに適用した。工業設計に対して,ボードレベル電力測定により,この技法が平均10%の電力低減することを示した。

シソーラス用語： *CAD【計算機】 ,  *FPGA ,  *最適化 ,  インダストリアルデザイン ,  効率 ,  ASIC ,  回路 ,  プラットフォーム【通信】 ,  *電力消費 ,  包装 ,  冷却 ,  原価低減 ,  信頼性 ,  端末装置 ,  携帯電話 ,  経路選定 ,  ディジタル回路 ,  通信操作
準シソーラス用語： コスト低減 ,  パッケージング ,  モバイル ,  モバイル機器 ,  ルーティング ,  工業設計 ,  面積効率

分類 (2件)： CAD,CAM  (JE10000A) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： FPGA ,  電力最適化 ,  CAD