文献

J-GLOBAL ID：200902230058380722   整理番号：08A0175935

1および2方向の機能を有する3次元容量性相互結合

3-D Capacitive Interconnections With Mono- and Bi-Directional Capabilities

著者 (8件)： FAZZI Alberto (Philips Res., Eindhoven, NLD) ,  CANEGALLO Roberto (STMicroelectronics, Agrate Brianza(MI), ITA) ,  CICCARELLI Luca (STMicroelectronics, Agrate Brianza(MI), ITA) ,  MAGAGNI Luca (Univ. Bologna, Bologna, ITA) ,  NATALI Federico (Univ. Bologna, Bologna, ITA) ,  JUNG Erik (Fraunhofer IZM, Berlin, DEU) ,  ROLANDI Pierluigi (STMicroelectronics, Agrate Brianza(MI), ITA) ,  GUERRIERI Roberto (Univ. Bologna, Bologna, ITA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 43  号： 1  ページ： 275-284  発行年： 2008年01月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 容量結合に基づく3次元通信に研究の的を絞り,チップ間結合の高性能化を実現するためにチップの面対向精度を上げたうえで回路が積み重なるように開発した。0.13μm CMOSプロセスを用いて製作した。ここで提案した非同期通信はクロック制御通信方式に比べて,クロックとデータの両方の通信に使えること,容易に標準方式の設計フローに組み込まれるなどの柔軟性がある。電力消費は先の著者らの研究成果(IEEE J.Solid-State Circuits,vol.42,no.10,pp.2270~2282,Oct.2007)に比べて減っており,静的状態の1.6μWに0.15μW/MHzが加わる。伝搬遅延はたったの410psで,結果としてエネルギー消費は0.08pJ/bitである。

シソーラス用語： *相互接続 ,  *三次元 ,  *半導体プロセス ,  遅れ ,  エネルギー消費 ,  電力消費 ,  *電磁結合 ,  同期信号 ,  *半導体チップ ,  静電容量 ,  CMOS構造 ,  非同期処理 ,  データ通信 ,  遅延特性
準シソーラス用語： *CMOSプロセス ,  クロック信号 ,  相互結合 ,  伝搬遅延 ,  *容量結合

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (4件)： 2方向 ,  3次元 ,  容量性 ,  相互結合