抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本報告では4x4MIMO-OFDM受信機における動的再構成可能なMMSE検出器のVLSIアーキテクチャを提案する。MIMO-OFDM方式ではMIMO復号においてサブキャリア毎の逆行列計算を実時間処理で行う専用回路が実現されているが,システムの小型化・低消費電力化が必至であるため,回路規模の縮小化が要求される。提案手法では,ストラッセン方式行列乗算および逆行列計算において動的再構成アーキテクチャを導入し,MIMO-OFDM受信機MMSE検出器での許容遅延内で演算回路を最適化する。これにより提案法は従来法よりも大幅な回路規模および消費電力の削減を達成している。MMSE検出回路をCMOS90nmプロセス上に実装したときの処理遅延,回路面積,消費電力について従来法と比較評価した。(著者抄録)