文献

J-GLOBAL ID：200902235515724639   整理番号：05A0100559

平均雑音評価によるディジタル雑音抑制のアクティブ・シールド回路の設計最適化

Design Optimization of Active Shield Circuits for Digital Noise Suppression Based on Average Noise Evaluation

著者 (4件)： NICODIMUS R A (Tokyo Inst. of Technol., Tokyo, JPN) ,  SUZUKI H (Toyohashi Univ. Technol., Toyohashi-shi, JPN) ,  WADA K (Toyohashi Univ. Technol., Toyohashi-shi, JPN) ,  TAKAGI S (Tokyo Inst. of Technol., Tokyo, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E88-A  号： 2  ページ： 444-450  発行年： 2005年02月01日 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 雑音平均化法によるアクティブ・シールド回路の設計最適化を提案...

シソーラス用語： *ディジタル集積回路 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0100559&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (10件)：

• GHARPUREY, R. Modeling and analysis of substrate coupling in integrated circuits. Proc. IEEE Custom Integrated Circuits Conference, May 1995. 1995, 125-128
• SU, D. K. Experimental results and modeling techniques for substrate noise in mixed-signal integrated circuits. IEEE J. Solid-State Circuits. 1995, 28, 4, 420-430
• NAGATA, M. Substrate noise simulation techniques for analog-digital mixed LSI design. IEICE Trans. Fundamentals. 1999, E82-A, 2, 271-278
• FUKUDA, K. M. Substrate noise reduction using active guard band filters. VLSI Circuit Symp. Digest of Technical Papers, June 1995. 1995, 33-34
• LIU, T. Active substrate noise reduction method for ICs. Electron. Lett. 1999, 35, 19, 1633-1634

タイトルに関連する用語 (7件)： 平均 ,  雑音 ,  評価 ,  ディジタル ,  雑音抑制 ,  シールド ,  設計最適化