文献

J-GLOBAL ID：200902236980180161   整理番号：04A0047949

排他実行マルチスレッド実行モデルに基づくオンチップ・マルチプロセッサの設計

On-chip Multi-Processor Design based on the Exclusive Multi-thread Execution Model.

著者 (3件)： 雨宮聡史 (九大 大学院システム情報科学研究院) ,  松崎隆哲 (九大 大学院システム情報科学研究院) ,  雨宮真人 (九大 大学院システム情報科学研究院)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 2003  号： 119(ARC-155)  ページ： 51-56  発行年： 2003年11月27日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 現在,マルチスレッド実行を意識したプロセッサの開発が主流にな...

シソーラス用語： *マルチスレッド ,...
準シソーラス用語： プログラミングモデル ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0047949&from=J-GLOBAL&jstjournalNo=Z0031B") }}

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  半導体集積回路  (NC03162T)

引用文献 (7件)：

• AMAMIYA, M. A New Parallel Graph Reduction Model and its Machine Architecture. Data Flow Computing : Theory and Practice. 1991, 445-467
• AMAMIYA, M. An Architecture of Fusing Communication and Execution for Global Distributed Processing. Parallel Processing Letters. 2001, 11, 1, 7-24
• LO, J. L. Converting Thread-Level Parallelism to Instruction-Level Parallelism via Simultaneous Multithreading. ACM Transactions on Computer Systems. 1997, 15, 3, 322-354
• MARR, D. T. Hyper-threading technology architecture and microarchitecture : a hyperhtext history. Intel Technology J. 2002, 6, 1
• SANKARALINGAM, K. Exploiting ILP, TLP, and DLP with the polymorphous TRIPS architecture. Proceedings of the 30th Annual International Symposium on Computer Architecture, 2003. 2003, 422-433

タイトルに関連する用語 (4件)： マルチスレッド ,  モデル ,  オンチップ・マルチプロセッサ ,  設計