文献

J-GLOBAL ID：200902237376078592   整理番号：08A0209205

VARIUS:プロセス変動のモデルとその結果としてのマイクロア-キテクトに対するタイミング誤差

VARIUS: A Model of Process Variation and Resulting Timing Errors for Microarchitects

著者 (6件)： SARANGI Smruti R. (Synopsis Res., Bangalore, IND) ,  GRESKAMP Brian (Univ. Illinois, IL, USA) ,  TEODORESCU Radu (Univ. Illinois, IL, USA) ,  NAKANO Jun (IBM, JPN) ,  TIWARI Abhishek (Univ. Illinois, IL, USA) ,  TORRELLAS Josep (Univ. Illinois, IL, USA)
資料名： IEEE Transactions on Semiconductor Manufacturing  (IEEE Transactions on Semiconductor Manufacturing)
巻： 21  号： 1  ページ： 3-13  発行年： 2008年02月 
JST資料番号： T0521A  ISSN： 0894-6507  CODEN： ITSMED  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： プロセッサが32nmまたはそれ以下の技術領域になると設計者はパラメータ変動の問題に直面する。プロセス変動は製造プロセスで避けがたく,レンズ収差のようなシステマティックなものと不純物密度ゆらぎのようなランダムなものがある。変動に影響される二つの主なプロセスパラメータはしきい値電圧V_thと実効長L_effである。変動の効果で最も有害なのはチップ内でのスピードのばらつきである。設計を遅いところに合わせると新世代技術の恩恵を受けられない。本論文はランダムとシステマティック効果を含むプロセス変動に対するVARIUSというマイクロアーキテクチャモデルを提案する。プロセス変動に対するモデルは球形相関構造の多変量正規分布を使っている。パラメータ変動によるタイミング誤差のモデルはVATSと称し,プロセスパラメータ,フロアプラン,温度などを考慮に入れている。プロセス変動とタイミング誤差のモデルを結合してVARIUSと称し,変動のあるプロセッサのパイプラインステージのタイミング誤差率を見積もった。

シソーラス用語： 変動 ,  *半導体プロセス ,  計算機アーキテクチャ ,  *タイミング解析 ,  *プロセスパラメータ ,  電圧 ,  誤差 ,  正規分布 ,  フロアプラン ,  確率分布 ,  確率密度 ,  分布関数 ,  モデリング ,  誤り率 ,  確率密度関数
準シソーラス用語： しきい値電圧 ,  パラメータ変動 ,  *プロセス変動 ,  マイクロアーキテクチャ ,  ランダム誤差

分類 (2件)： 集積回路一般  (NC03161C) ,  統計的品質管理  (KB04030W)

タイトルに関連する用語 (3件)： プロセス変動 ,  モデル ,  タイミング誤差