文献

J-GLOBAL ID：200902238282440642   整理番号：05A0076893

Force-Directed Schedulingアルゴリズムを用いた非同期式データパス回路合成と効率化の検討

Asynchronous Data-Path Circuit Synthesis by Using Force-Directed Scheduling Algorithm and Consideration to Improve Effiiciency

著者 (2件)： 斎藤寛 (会津大 コンピュータ理工) ,  米田友洋 (国立情報学研)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 104  号： 478(VLD2004 61-96)  ページ： 115-120  発行年： 2004年11月25日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,非同期式データパス回路のスケジューリングを効率よく...

シソーラス用語： *非同期回路 ,...
準シソーラス用語： 事象駆動原理 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0076893&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (2件)： 論理回路  (NC05070B) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： アルゴリズム ,  同期式 ,  データパス ,  回路合成 ,  効率化