文献

J-GLOBAL ID：200902243040660161   整理番号：04A0769429

4H-SiCにおける高電圧短チャネル垂直DMOSFET向けの自己整合プロセス

A Self-Aligned Process for High-Voltage, Short-Channel Vertical DMOSFETs in 4H-SiC

著者 (3件)： MATIN M (Purdue Univ., IN) ,  SAHA A (Purdue Univ., IN) ,  COOPER J A JR (Purdue Univ., IN)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 51  号： 10  ページ： 1721-1725  発行年： 2004年10月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 全てのSiCポリタイプのパワーMOSFETにとってオン状態比...

シソーラス用語： *MOSFET ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0769429&from=J-GLOBAL&jstjournalNo=C0222A") }}

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： 4H-SiC ,  高電圧 ,  短チャネル ,  垂直 ,  DMOSFET ,  自己整合 ,  プロセス