文献

J-GLOBAL ID：200902248130627203   整理番号：04A0649187

遷移確率を考慮したDPA対策手法の提案

Countermeasure against DPA Considering Transition Probabilities

著者 (3件)： 鈴木大輔 (三菱電機 情報技術総合研) ,  佐伯稔 (三菱電機 情報技術総合研) ,  市川哲也 (三菱電機エンジニアリング)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 104  号： 200(ISEC2004 41-66)  ページ： 127-134  発行年： 2004年07月21日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,従来のロジックレベルにおけるDPA対策手法である2...

シソーラス用語： 暗号 ,...
準シソーラス用語： 電力解析攻撃 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0649187&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (2件)： 符号理論  (ND02030R) ,  半導体集積回路  (NC03162T)

引用文献 (27件)：

• TIRI, K. A Dynamic and Differential CMOS Logic with Signal Independent Power Consumption to Withstand Differential Power Analysis on SmartCards. Proc. Of 28th European Solid-State Circuits Conference (2002). 2002, 403-406
• TIRI, K. Securing Encryption Algorithms against DPA at the Logic Level : Next Generation Smart Card Technology. CHES 2003. 2003, 125-136
• TIRI, K. A Logic Level Design Methodology for a Secure DPA Resistant ASIC or FPGA Implementation. Proc. of Design Automation and Test in Europe Conference (2004). 2004, 246-251
• TRICHINA, E. Combinational Logic Design for AES SubByte Transformation on Masked Data. Cryptology ePrint Archive, 2003/236
• AKKAR, M. An implementation of DES and AES, secure against some attacks. CHES 2001. 2001, 309-318

タイトルに関連する用語 (5件)： 遷移確率 ,  DPA ,  対策 ,  手法 ,  提案